享受加计抵减政策的集成电路设计企业，必须同时满足以下条件：
1.在中国境内（不包括港澳台地区）依法设立，从事集成电路设计、电子设计自动化（EDA）工具开发或知识产权核设计并具有独立法人资格的企业；
2.属于增值税一般纳税人；
3.申请优惠政策的上一年度，企业具有劳动合同关系或劳务派遣、聘用关系的的研究开发人员月平均数占企业当年月平均职工总数的比例不低于40%；
4.企业拥有核心关键技术和属于本企业的知识产权，并以此为基础开展经营活动。
5.申请优惠政策的上一年度，集成电路设计(含 EDA工具、IP和设计服务，下同)销售（营业）收入占企业收入总额的比例不低于 60%，其中自主设计销售（营业）收入占企业收入总额的比例不低于 50%，且企业收入总额不低于（含）3000万元；
6.申请优惠政策的上一年度未发生重大安全、重大质量事故或严重环境违法行为。
申报时间：2023年9月1日至9月20日